Logic Gate Puzzle 是一款確定性的瀏覽器五關有向圖遊戲，當你將 AND、OR 和 NOT 閘連接成使每個最終輸出都評估為 TRUE 時，會剛好獲得 1,000 分。遊戲會在每個關卡中提供固定的二進位來源、一張或多張閘卡，以及一張最終 OUTPUT 卡。你的任務不是從清單中挑選答案，而是透過選擇來源或閘上的 OUT 連接埠，然後選擇閘或最終 OUTPUT 上的空白 IN 連接埠，來繪製一張真正的有向圖。連線遵循明確的 OUT-to-IN 規則，遊戲僅在每個已宣告的閘輸入和最終 OUTPUT 輸入都剛好有一條傳入線時，才會評估該電路。五個固定謎題從單一 AND 閘進展到最終結合 OR 和 NOT 分支的 AND 閘電路。沒有計時器、沒有隨機來源值、沒有隱藏加成、也沒有部分給分 — 全部解出五個 TRUE 即可獲得滿分。
Logic Gate Game 的接線規則
Logic Gate Puzzle 的每一關都公開三種節點：具有固定布林值的不可變 SOURCE 節點、閘卡（AND、OR 或 NOT），以及最終 OUTPUT 卡。你透過選擇來源或閘上的 OUT 連接埠，然後選擇閘或最終 OUTPUT 上的空白 IN 連接埠來建構電路。所選輸出會以視覺和文字方式標示，每個已連接的輸入會標示目前填入它的驅動者。
兩條結構性規則幾乎能讓每個接線決策都正確。第一，每個 IN 剛好接受一個驅動者。你不能將兩個來源堆疊到同一個輸入埠。第二，一個 OUT 可以扇出到多個目的地。這種扇出在開頭的 AND 關中至關重要，因為同一個 TRUE 來源必須同時連到閘的兩個輸入埠。一旦掌握這兩條規則，關卡剩下的部分大多就是在選擇哪個來源接到哪裡。
驗證器會拒絕格式錯誤的連線，而不會更動版面。未知的連接埠、輸入對輸入的嘗試、輸出對輸出的嘗試、自連線、為已佔用輸入加入第二個驅動者、重複邊緣，以及有向循環，全都會一次被拒絕。這些拒絕都不算邏輯錯誤，因為它們從未進入圖中。記錄邏輯錯誤的唯一方式，是完成一張最終輸出評估為 FALSE 的有效圖。
如果你接錯了線，在未選擇任何 OUT 的情況下點擊已填入的 IN 連接埠，即可中斷該條線。圖的其他部分保持不變，因此可復原的錯誤電路可以在原處編輯，而不必從頭重建。
用於評估每個電路的真值表
評估引擎從最終 OUTPUT 往回透過驅動者解析圖形，並套用已公布的布林真值表。AND 表需要兩個輸入，僅在兩者皆為 TRUE 時回傳 TRUE。OR 表也需要兩個輸入，在任一輸入為 TRUE 時回傳 TRUE。NOT 表剛好接受一個輸入，並回傳其相反值。遊戲絕不會為缺少的連接埠猜測值，也絕不會評估有循環的圖，因此部分圖表仍可編輯。
| Gate | Input A | Input B | Output |
|---|---|---|---|
| AND | FALSE | FALSE | FALSE |
| AND | FALSE | TRUE | FALSE |
| AND | TRUE | FALSE | FALSE |
| AND | TRUE | TRUE | TRUE |
| OR | FALSE | FALSE | FALSE |
| OR | FALSE | TRUE | TRUE |
| OR | TRUE | FALSE | TRUE |
| OR | TRUE | TRUE | TRUE |
| NOT | — | FALSE | TRUE |
| NOT | — | TRUE | FALSE |
這些是遊戲引擎用來評分每個關卡的確切真值表列。相同的布林行為記載於 MIT OpenCourseWare 的數位電子學導論以及 Northwestern Mechatronics wiki 關於邏輯閘的頁面。
如何在 Logic Gate Puzzle 中解出全部五個關卡
Logic Gate Puzzle 中的五個固定關卡從單一 AND 閘進展到結合 OR 和 NOT 分支的最終 AND 閘電路。每個關卡的來源配置是固定的，因此相同拓樸每次都能解開相同版面。
- 第 1 關 — AND，使用一個 TRUE 和一個 FALSE 來源。 AND 閘僅在兩個輸入皆為 TRUE 時回傳 TRUE。選擇 TRUE 來源的 OUT 連接埠，並將其連到 AND 的第一個 IN。再次選擇同一個 OUT，然後將其連到 AND 的第二個 IN。FALSE 的干擾來源未使用。TRUE 來源扇出至 AND 的兩個輸入。
- 第 2 關 — OR，使用三個來源。 OR 在任一輸入為 TRUE 時回傳 TRUE。辨識一個 TRUE 來源，將其接到 OR 的第一個 IN，然後（利用扇出）將同一個 TRUE 來源接到 OR 的第二個 IN。其餘來源未使用。
- 第 3 關 — NOT，使用單一 FALSE 來源。 NOT 閘剛好有一個輸入，並產生其相反值。將 FALSE 來源接進 NOT 輸入。NOT 輸出變為 TRUE。將 NOT OUT 連到最終 OUTPUT IN。
- 第 4 關 — NOT 餵入 AND。 此關在將 FALSE 來源與 TRUE 來源透過 AND 結合之前，先將其反相。將 FALSE 來源接進 NOT 輸入，然後將 NOT OUT 接到第一個 AND 輸入。將 TRUE 來源接到第二個 AND 輸入。因為 NOT 將 FALSE 翻轉為 TRUE，AND 的兩個輸入現在皆為 TRUE，所以閘會輸出 TRUE。
- 第 5 關 — OR 和 NOT 分支進入最終 AND。 關卡將 OR 分支和 NOT 分支送入最後一個 AND 閘。先建構每個分支：將相關來源連接好，使 OR 輸出為 TRUE 且 NOT 輸出為 TRUE，然後將兩個分支輸出都接到最終 AND 的兩個 IN 連接埠。最終 AND 要回傳 TRUE，兩個分支都必須評估為 TRUE。
在任何單一關卡中以最終輸出 TRUE 完成，可剛好獲得 200 分。因此五個解開的電路會產生剛好 1,000 的滿分。一旦每個已宣告的閘輸入和最終 OUTPUT 輸入都剛好有一條傳入線，圖會自動進行評估；部分圖表保持可編輯，不會計入錯誤。
錯誤、計分與兩次錯誤上限
Logic Gate Puzzle 執行嚴格的恢復模型。僅有輸出為 FALSE 的完整有效圖會記錄一筆錯誤。該單一錯誤是可恢復的：點擊有問題的已填入 IN 來中斷一條線，選擇不同的驅動者，再嘗試另一種有效拓樸。遊戲會保存你產生的每個 FALSE 圖的排序邊緣簽名，因此重建完全相同的錯誤邊緣集會被去重，無法再消耗一次錯誤。
第二張同樣產生 FALSE 的不同完整圖會結束本次遊戲。沒有部分給分公式，也沒有速度加成。唯一的失敗路徑就是兩次錯誤上限，而每張錯誤圖必須在至少一條邊緣上與其他錯誤圖不同，才會推進上限。重新開始總是會回到同一個第一關卡，並清空線路和分數回歸零，因此確定性的重新啟動是刻意設計的，唯一有意義的選擇發生在遊戲進行中。
連按兩次 Escape 快捷鍵會開啟一個模擬的試算表老闆畫面，再次執行會讓你回到未更動的電路，這在你需要暫時離開關卡、但不想失去接線進度時很有用。
鍵盤、觸控與指標控制
介面使用大型的來源、閘、輸入和輸出按鈕，因此指標和觸控玩家可以逐步點選每個步驟。所選輸出以視覺和文字方式標識，每個已連接輸入會標示其驅動者，而有向線路分類帳會將每條邊緣列出為 FROM 到 TO。分類帳是在評估之前確認每個已宣告 IN 都剛好有一個驅動者的最快方式。
鍵盤玩家有完整的操作路徑：Tab 會瀏覽每個連接埠，Enter 或 Space 可選擇輸出、連接輸入，或中斷已佔用輸入。Tab 焦點順序遵循可見的關卡版面，因此你可以逐步執行與滑鼠點選相同的接線計畫。一切都在瀏覽器中本機執行，沒有帳號、下載、上傳、API、遠端解算器、模型、外部資產、隨機服務或個人資料 — 只有共用最佳完成分數可能保留在此瀏覽器中。
為何 Logic Gate Puzzle 是你要找的邏輯閘遊戲
許多所謂的邏輯閘遊戲將布林運算藏在選擇題或隨機產生器之後。Logic Gate Puzzle 反其道而行，要求你建構一張真正的有向圖。你選擇真實的 OUT 連接埠，將真實的線接到真實的 IN 連接埠，而驗證器會接受或拒絕該拓樸。五個固定關卡 — AND、OR、NOT、NOT 加 AND，以及 OR 加 NOT 進入 AND — 提供從單一閘到多分支電路的清晰進展，永遠不會淪為模糊的謎題領域。
遊戲堅持一個狹窄而明確的定位：它是一個用於娛樂和入門練習的布林圖謎題。它不宣稱能模擬電晶體時序、電壓閾值、傳播延遲、電氣負載或實體硬體，因此你可以專注於接線邏輯本身。若你想要從逐題角度對這五個關卡進行更深入的伴隨攻略，Circuit Logic Game：Five Boolean Puzzles to TRUE 指南並列介紹了相同的關卡。
本站的相關遊戲提供不同的連線與推理挑戰，但不會取代這個有向邏輯閘工作流程，因此 Logic Gate Puzzle 脫穎而出，成為真正讓你畫線而非猜測輸出的頁面。
若要更深入了解，請參閱 Make the Equation True Game：How to Hit Exact Targets。